三位异步二进制加法计数器的输出状态为110，2个脉冲后输出为（）
图示时序逻辑电路是一个（ ）。附：触发器的逻辑状态表为：A、左移寄存器 B、右移寄存器 C、异步三位二进制加法计数器 D、同步六进制计数器
点击查看答案
预置式十进制减法计数器，预置初始值为1001，当输入第六个计数脉冲后，其输出状态为（）A、0101B、0110C、0011D、1010
下列是IP地址中前三位二进制数，可以确定属于B类地址的为（）。A、100B、001C、110D、111
四位异步二进制减法计数器，先清零，2个脉冲后输出状态为（）A、1110B、0010C、1011D、0001
三位二进制异步加法计数器，第4个CP脉冲后，计数器状态为（）A、000B、010C、100D、101
8253芯片上有（）个（）位计数器通道，每个计数器有（）种工作方式可供选择。若设定某通道为方式0后，其输出引脚OUT为（）电平；当（）后通道开始计数，（）信号端每来一个脉冲（）就减1；当（），则输出引脚输出（）电平，表示计数结束。
根据异步二进制加法计数器的触发规律，每输入（）个脉冲，第二位输出一个进位脉冲。A、lB、2C、4D、8
