脉冲触发的触发器由两个同样的电平触发SR触发器组成,也经常称为主从SR触发器。
一般规定用触发器的()端作为触发器的状态,Q=1时,称触发器处于()态。Q=0时称触发器处于()态。
点击查看答案
经常用到的时钟控制触发器有()等。A、边沿JK触发器B、维持阻塞边沿D触发器C、CMOS主从D触发器D、基本RS触发器
一个由触发器组成的计数器,要求能记录100个计数脉冲,至少需要()个触发器。A、5B、7C、8
用TC787集成触发器组成的六路双脉冲触发电路具有低电平有效的脉冲封锁功能。
由与非门组成的基本R.S触发器的两个信号输入端均为0时,触发器的状态为()。
由D触发器转换成的T触发器其输出状态是在CP脉冲的()时变化。A、下降沿到来B、上升沿到来C、低电平D、高电平
型触发器与维持阻塞型触发器对触发脉冲各有什么要求?