在布线时，将低电平与高电平信号线隔离开的目的是（）
在正逻辑系统中，若要求“与”门输出高电平，则其输入端（）。A、全为高电平B、全为低电平C、只要有一个是低电平就行
点击查看答案
INTEL 8088 CPU可以访问的存储器空间可达1M，使用的地址信号线为A19～A0，CPU执行一次存储器读操作时，有效控制信号是（）。A、RD低电平，WR三态，M/IO低电平B、RD三态，WR低电平，M/IO高电平C、RD低电平，WR高电平，M/IO高电平D、RD高电平，WR低电平，M/IO高电平
下列哪组符合同或门电路的特点（）A、全部输入都是低电平时，输出是高电平B、至少有一个输入是低电平时，输出是高电平C、全部输入都是高电平时，输出时低电平
供电电压相同时，CMOS电路与TTL电路输出的高电平与低电平的情况为（）A、CMOS的输出高电平比TTL的输出高电平高，低电平比TTL输出的低电平低B、CMOS的输出高电平比TTL的输出高电平高，低电平比TTL输出的低电平高C、CMOS的输出高电平比TTL的输出高电平低，低电平比TTL输出的低电平低D、CMOS的输出高电平比TTL的输出高电平低，低电平比TTL输出的低电平高
电路中，为防止干扰的窜入，与门、或门的多余输入端通常应作如下处理（）A、均接高电平1B、均接低电平0C、前者接高电平1，后者接低电平0D、前者接低电平0，后者接高电平1
给数控机床配线时高电平与低电平的信号线可以捆扎在一起。
8086执行OUTDX，AL指令时其引脚（）。A、M／IO输出高电平、WR输出高电平B、M／iO输出低电平，RD输出低电平C、M／IO输出低电平、WR输出低电平D、M／IO输出高电平、RD输出高电平
